3月5日消息，得益于顛覆性的3D芯片堆疊技術，AMDRyzen 9 7950X3D已成為目前最強的游戲處理器之一，但奇怪的是，該公司在發布Ryzen 7000X3D時沒有提到任何關于其新的第二代3D V-Cache細節。

AMD在最近的一次技術會議上向外媒分享了一些細節。據介紹，這顆Chiplet芯片仍采用7nm工藝，但峰值帶寬提高到了2.5TB/s，而初代3D V-Cache峰值帶寬為2TB/s。

此外，我們還拿到了AMD Ryzen 7000處理器的新型6nm I/O芯片的新圖片和參數。

總的來說，AMD第二代3D V-Cache技術比第一代技術再次向前邁出了一大步。

首先，AMD的3D V-Cache技術將一顆額外的L3 SRAM芯片直接堆疊在計算芯片 (CCD) 芯片的中心，從而將其與溫度較高的核心隔離開來。這顆芯片為它帶來了96MB 3D緩存，從而提高了對延遲敏感類應用程序的性能表現，比如游戲。

AMD在2023年國際固態電路會議 (ISSCC) 上展示了一些關于第二代3D V-Cache實現的新技術，并就Zen 4架構進行了演示。

AMD上一代3D V-Cache將L3 SRAM芯片堆疊在7nm Zen 3 CCD上，而新一代的L3 SRAM芯片依然堅持采用了7nm工藝，但它需要堆疊在更小的5nm Zen 4 CCD上。這就造成了尺寸不匹配，因此需要進行一些修改，最終大幅提高了其晶體管密度。

這顆L3 SRAM芯片通過兩種類型的TSV硅通孔連接到基礎模芯片部分。其中Power TSV負責傳輸能量，Signal TSV負責傳輸數據。與之前一樣，這顆額外的L3 SRAM緩存帶來了4 個 clock的時鐘信號延滯，但L3芯片和基本芯片之間的帶寬增加到2.5 TB/s，比之前的2 TB /s提高了25%。

在第一代L3 SRAM芯片設計中，兩種類型的TSV都位于基礎芯片的L3區域，然而隨著5nm工藝的改進，基礎芯片上的L3緩存部分的面積現在有所減少。因此，即使7nm的L3 SRAM芯片面積更小，它現在也與L2緩存 (前一代只重疊了L3緩存部分) 發生重疊，所以 AMD 不得不改變基本芯片和L3 SRAM芯片中的TSV連接設計。

隨著基礎芯片上5nm L3高速緩存部分晶體管密度增加，AMD不得不將Power TSV從 L3擴展到L2區域。

對于基礎芯片，AMD在L3緩存、數據路徑和控制邏輯上實現了0.68倍的有效面積縮放(與舊的7nm芯片相比)，因此L3緩存中TSV物理空間更小。

Signal TSV依然保留在基礎芯片上的L3緩存區域內，但AMD通過應用從第一代設計中學到的知識以及DTCO改進，將L3緩存中的TSV區域縮小了50%，以減少新接口設計中的額外電路。

IT之家提醒，AMD的3D芯片堆疊技術基于臺積電的SoIC技術，而臺積電的SoIC是無凸點的設計，這意味著兩個芯片之間的連接不會使用微凸塊或焊料。AMD表示，它使用了相同的基本鍵合/粘合工藝，并進行了持續的工藝和DTCO改進，但最小TSV間距并未改變。

此外，L3 SRAM小芯片也與CPU內核保持在同一功率區域，因此無法獨立調整。也正因為電壓不能超過~1.15V，所以配備緩存的小芯片的頻率也不會太高。

關鍵詞： AMD