今天，三星官網發文稱已完成5nm FinFET工藝技術的開發，并且已經可以為用戶提供樣品。與7nm相比，三星的5nm FinFET工藝技術將邏輯區域效率提高了25%，功耗降低了20%，性能提高了10%，從而可以在更小的芯片面積當中提供更強的性能并且功耗更低。同時在6nm和7nm工藝方面也有了很大的進展。

除了從7nm到5nm的功率性能區域(PPA)改進之外，用戶還可以使用三星的EUV技術，在金屬層圖案化中使用EUV光刻，并減少掩膜層，同時可以提供更好的保真度。三星還將自己在7nm時代的所有知識產權用到了5nm工藝的研發當中，因此可以減少客戶從7nm過渡到5nm的成本，并可以預先驗證設計生態系統，從而縮短5nm產品開發的流程和時間。

三星Foundry與其“三星高級代工生態系統(SAFE)”合作伙伴密切合作，為三星5納米提供強大的設計基礎架構，包括工藝設計套件(PDK)，設計方法(DM)，電子設計自動化(EDA)工具和IP自2018年第四季度開始提供。此外，三星Foundry已經開始向客戶提供5nm多工程晶圓(MPW)服務。

三星電子鑄造業務執行副總裁Charlie Bae表示：“功完成5nm開發，我們已經證明了我們在基于EUV的節點中的能力，響應客戶對先進工藝技術不斷增長的需求，以區分其下一代產品，我們繼續致力于加速基于EUV技術的批量生產。”

目前，三星已經準備好了5nm的樣品，同時6nm已經成功流片，7nm可更快的批量生產。相比之下，臺積電5nm工藝已經進入試產階段。

關鍵詞：